Innovation
Semi-conducteurs dans Innovation : articles, explications et nouveautés technologiques avec contexte et sources vérifiées.
Le SiC et le GaN peuvent réduire les pertes dans certaines conditions, mais le matériau seul ne prouve pas qu’un équipement est plus efficace. Ce guide explique ce que révèlent RDS(on), VDS et les pertes de commutation, ce qu’il faut comparer dans une fiche technique et pourquoi le rendement final doit être vérifié sur l’ensemble du système.
Nous examinons la documentation technique sur le carbure de silicium et le nitrure d’aluminium par rapport au silicium, en regardant les propriétés, les conditions d’exploitation et les limites réelles des comparaisons disponibles.
Un chiffre de capacité ne signifie pas que des puces sont prêtes à être livrées. Apprenez à distinguer les tranches par mois, la capacité installée, la production et la maturité des procédés lorsque vous lisez des annonces de nouvelles usines.
L’alimentation par la face arrière sépare la distribution de puissance du routage des signaux et peut réduire la congestion des couches métalliques frontales. Intel a publié des résultats issus d’un véhicule de test PowerVia ; TSMC a annoncé A16 avec un rail d’alimentation arrière et une production prévue en 2026. Les chiffres de test et les calendriers annoncés ne garantissent pas des résultats équivalents dans des produits commerciaux.
Les sources vérifiées disponibles ne confirment pas les annonces de TSMC sur COUPE citées dans le brouillon. Voici ce que les éléments reçus permettent d’affirmer et les documents primaires qui manquent encore pour décrire sa situation en 2026.
Le verre pourrait offrir une meilleure stabilité dimensionnelle et faciliter les interconnexions denses dans les boîtiers avancés. Mais ses propriétés ne prouvent pas, à elles seules, qu’il est possible de le produire à grande échelle avec fiabilité, rendement et coût compétitifs.
UCIe définit une interface ouverte die-to-die, mais ne transforme pas chaque chiplet en composant interchangeable. Voici ce que la spécification prévoit, ce que montrent les démonstrations et ce que chaque projet doit encore valider.
Intel et ASML ont indiqué que plus d’un million de wafers avaient été traités par lithographie High-NA EUV. Ce total regroupe essais, recherche et production sur certaines couches : il s’agit d’une étape d’apprentissage industriel, et non d’une mesure directe du rendement, des coûts ou du volume commercial.
