UCIe 3.0: o que a nova especificação padroniza e o que continua a cargo de cada fabricante

Universal Chiplet Interconnect Express, ou UCIe, é uma norma aberta para interligar chiplets dentro do mesmo encapsulamento. O seu objetivo não é definir por completo um processador ou um sistema de comunicações, mas estabelecer regras comuns para a ligação entre dies. Abrange a camada física de entrada e saída, protocolos die-to-die e uma pilha de software que recorre a tecnologias como PCI Express e Compute Express Link.

A especificação UCIe 3.0 foi publicada em 5 de agosto de 2025. Não se trata, portanto, de um anúncio recente: a questão atual é o que oferece aos projetos que ponderam uma interligação mais rápida e que trabalho de integração continua a ser da responsabilidade de cada fabricante. O consórcio apresenta esta evolução como uma forma de aumentar a largura de banda e melhorar a gestão da ligação, não como uma solução automática para todos os problemas de um sistema multi-chip.

A motivação para utilizar chiplets é dividir um projeto complexo em dies especializados, que depois são integrados num encapsulamento. Em princípio, isso permite escolher processos de fabrico distintos para blocos com necessidades diferentes e ultrapassar alguns limites da integração num único die. A modularidade não elimina a complexidade: transfere parte do trabalho para o desenho das interfaces, o encapsulamento e a validação do sistema completo. A UCIe pretende normalizar uma parte específica desse trabalho: a comunicação entre chiplets.

A novidade mais visível são as taxas de transferência indicadas para a UCIe 3.0: 48 e 64 GT/s. O valor representa transferências por segundo, não uma medida direta do desempenho de uma aplicação nem uma taxa garantida de dados úteis. O débito efetivo também depende, entre outros fatores, do número de ligações, da codificação e das características da implementação.

A especificação acrescenta a recalibração durante o funcionamento da ligação, uma função destinada a ajustar os seus parâmetros enquanto o sistema está em operação. O objetivo é ajudar a manter o comportamento elétrico da ligação e gerir o seu consumo; isso não equivale a uma promessa de poupança energética concreta. Para quantificar o efeito, seriam necessários dados de uma implementação e de uma carga de trabalho específicas, que as fontes disponíveis não fornecem.

As informações disponíveis referem também um maior alcance do canal sideband, utilizado para sinais de controlo e gestão, bem como funções adicionais de administração. O canal auxiliar e a ligação principal desempenham papéis diferentes: aumentar o alcance de sideband pode proporcionar mais flexibilidade em certas configurações, mas não aumenta, por si só, a largura de banda dos dados principais. A cobertura técnica secundária menciona um alcance até 100 mm; a documentação oficial ligada apresenta as especificações, mas não permite verificar aqui todos os detalhes normativos.

Algumas descrições da UCIe 3.0 mencionam ainda um modo raw, que permite transportar dados sem utilizar todas as funcionalidades da camada adaptadora die-to-die. Deve ser entendido como uma opção de desenho, não como uma redução de latência garantida em qualquer sistema: o resultado dependeria do protocolo e da utilização que cada dispositivo lhe dá. As fontes disponíveis não apresentam medições comparativas de latência que permitam traduzir esta característica numa melhoria quantificada.

O consórcio descreve a UCIe como uma especificação que abrange a interface física, os protocolos die-to-die e a pilha de software. Inclui também testes de conformidade e elementos arquitetónicos destinados a facilitar a interoperabilidade. Isto permite que os projetistas trabalhem com regras partilhadas para ligar componentes; não significa que quaisquer chiplets compatíveis possam ser combinados sem ajustes em qualquer encapsulamento ou sistema.

A distinção prática é entre compatibilidade da interface e compatibilidade do produto. A norma pode definir como comunicam dois dies e que aspetos são sujeitos a verificação, mas não decide que funções oferece cada chiplet, como são distribuídas as tarefas nem que desempenho terá o sistema. A integração continua a exigir que as equipas acordem configurações, características elétricas, protocolos utilizados e requisitos de validação.

A UCIe também não fixa o custo de fabrico nem garante um determinado nível de eficiência térmica. O resultado depende do desenho dos dies, do substrato, da tecnologia de encapsulamento, da alimentação e da refrigeração, entre outros elementos. A taxa máxima da ligação não é uma medida do desempenho do sistema: um switch ou processador de rede pode ser limitado pelos blocos de computação, pela memória, pela arquitetura ou pelo software, mesmo que a interligação suporte uma taxa elevada.

Para avaliar uma proposta baseada na UCIe, convém pedir mais do que o valor em GT/s. Entre as perguntas úteis estão: que configuração concreta da ligação é implementada? Que protocolos e mecanismos de gestão são utilizados? Que testes de interoperabilidade foram concluídos? Que resultados de potência, temperatura e desempenho foram medidos no encapsulamento final? Sem essa informação, a norma descreve possibilidades de ligação, não o comportamento verificável do produto.

Em processadores de rede, switches e aceleradores, uma interligação entre chiplets pode permitir integrar blocos funcionais diferentes no mesmo encapsulamento. A UCIe oferece um enquadramento comum para a comunicação die-to-die, mas não demonstra, por si só, uma melhoria nos equipamentos de telecomunicações. As fontes consultadas não apresentam testes de produtos de rede específicos baseados na UCIe 3.0, nem valores de latência ou débito para esse uso.

O potencial valor para um projetista está em poder avaliar uma arquitetura modular sem ter de definir de raiz todos os aspetos da interface entre dies. Ainda assim, o benefício depende da disponibilidade de chiplets compatíveis com as funções necessárias e de o encapsulamento conseguir suportar as exigências elétricas e térmicas do conjunto. A norma pode reduzir parte do trabalho de integração, mas não substitui a engenharia de sistemas.

Nas aplicações sensíveis à latência, é particularmente importante não confundir a velocidade da ligação com a latência de ponta a ponta. Esta última inclui o percurso através de adaptadores, protocolos e blocos de processamento. Do mesmo modo, uma taxa de transferência superior não garante um consumo menor: pode alterar o balanço energético, mas, para saber se há melhoria, é necessário comparar implementações em condições equivalentes.

Assim, a decisão prática para uma equipa de comunicações não é adotar a UCIe 3.0 apenas por oferecer um valor superior. Convém primeiro verificar se a arquitetura precisa de vários dies, se há IP e componentes adequados disponíveis e se o encapsulamento e a validação são compatíveis com o calendário do projeto. Sem esses elementos, a especificação é uma opção de desenho, não uma vantagem de produto já concretizada.

A publicação de uma especificação demonstra que existe uma definição comum, não que haja produtos comerciais em utilização com base nela. A cobertura industrial disponível indica que a adoção da UCIe 3.0 poderá ser gradual. Refere também a participação de empresas do setor no consórcio, mas ser membro não confirma a existência de um produto compatível nem demonstra interoperabilidade entre implementações de fornecedores diferentes.

Há sinais de atividade no ecossistema. A Synopsys, por exemplo, publicou informações sobre soluções IP relacionadas com a UCIe 3.0. Essa comunicação indica a disponibilidade de ferramentas de desenho, mas não basta para afirmar que um chip específico concluiu a validação, o fabrico ou a implantação comercial. A diferença entre uma oferta de IP e um produto acabado é importante para avaliar a maturidade real.

O encapsulamento avançado também faz parte da equação. A interligação pode depender de configurações 2.5D ou 3D, cada uma com requisitos de fabrico, integração e teste. Sem dados comparáveis sobre custos, rendimento de fabrico e capacidade disponível, não é possível atribuir à UCIe 3.0 uma redução geral de custos nem afirmar que o encapsulamento já deixou de ser um obstáculo.

Para acompanhar a maturidade com rigor, convém procurar evidências em vários níveis: publicação da especificação, disponibilidade de IP, anúncios de projetos concretos, resultados de testes de conformidade e, por fim, produtos fabricados. Cada etapa responde a uma pergunta diferente. A existência da norma indica como se pretende ligar chiplets; a disponibilidade comercial e o desempenho exigem provas adicionais que a especificação, por si só, não comprova.

A UCIe 3.0 amplia as opções de interligação normalizada entre chiplets e acrescenta funções orientadas para a gestão da ligação. A publicação em 2025 e as taxas anunciadas até 64 GT/s são dados relevantes para avaliar novos projetos, mas não constituem, por si só, um resultado de desempenho nem uma garantia de menor consumo energético.

Para engenheiros e responsáveis de produto, a conclusão útil é distinguir capacidade especificada de resultado medido. A norma oferece uma base comum para a interface; o desempenho final depende da implementação, dos componentes ligados e do encapsulamento. Antes de adotar uma arquitetura, é necessário pedir as especificações da configuração concreta e dados de validação nas condições de utilização previstas.

Nas comunicações, o interesse da UCIe está em permitir opções de integração modular, não em garantir que os futuros switches ou processadores de rede serão mais rápidos ou eficientes. A abordagem razoável é tratá-la como uma ferramenta de desenho cujo valor deve ser demonstrado através de testes de sistema, interoperabilidade e fabrico. A normalização é um passo útil; não substitui a validação do produto.