CMOS criogenico: le prove reali sul controllo dei qubit al millikelvin

Il CMOS criogenico si riferisce al funzionamento di circuiti integrati a ossido metallico complementare a temperature estremamente basse, generalmente inferiori a 10 K e, nelle applicazioni quantistiche avanzate, nell'intervallo del millikelvin. Questa tecnologia mira a risolvere uno dei colli di bottiglia fondamentali del calcolo quantistico: la densità di connessioni necessarie per controllare e leggere ogni qubit. Posizionando l'elettronica di controllo vicino alla piattaforma di qubit, si riduce la lunghezza delle linee di interconnessione e si minimizza l'interferenza elettromagnetica esterna.

Nelle architetture di qubit di spin in silicio, l'integrazione eterogenea di circuiti CMOS criogenici consente di eseguire operazioni logiche universali direttamente nel nodo criogenico. Questo approccio è diverso da quello dei qubit superconduttori, dove l'elettronica di controllo solitamente rimane a temperatura ambiente o a 4 K, collegata tramite cavi coassiali che limitano la scalabilità. La promessa del CMOS criogenico è quindi una scalabilità fisica che sfrutta la miniaturizzazione del silicio per gestire milioni di qubit in un'area compatta.

È cruciale distinguere tra il funzionamento dei transistor a bassa temperatura e l'integrazione funzionale in un sistema quantistico completo. Mentre il primo fenomeno è ben compreso, il secondo implica sfide aggiuntive di compatibilità dei materiali, gestione del calore e rumore elettrico che possono degradare la coerenza dei qubit. La letteratura recente mostra che questo confine sta venendo attraversato, ma con sfumature importanti che analizzeremo di seguito.

Uno dei traguardi più significativi recenti è la dimostrazione del controllo di qubit di spin mediante un chip CMOS operante al millikelvin, pubblicata su Nature. Questo lavoro ha benchmarkato qubit di spin di elettroni in silicio controllati da circuiti CMOS criogenici integrati in modo eterogeneo, mostrando che la densità di potenza era sufficientemente bassa da consentire la scalabilità. I risultati hanno indicato che il controllo al millikelvin ha un impatto minimo sulle prestazioni delle porte a uno e due qubit, validando la fattibilità tecnica dell'integrazione ravvicinata.

Nel panorama accademico spagnolo, il Gruppo di Design Elettronico (GDE) dell'Università di Saragozza e l'Istituto di Nanoscienza e Materiali di Aragona (INMA-CSIC) hanno pubblicato studi sulla stabilità delle resistenze CMOS in polisilicio rispetto ai cicli termici fino al regime criogenico profondo (4 K). Questi lavori confermano la stabilità dei componenti passivi CMOS sotto molteplici cicli di raffreddamento e riscaldamento, un requisito essenziale per l'affidabilità a lungo termine dei sistemi criogenici.

Inoltre, presentazioni tecniche come quella tenuta da Alberto Gómez Saiz presso l'Università Politecnica di Madrid (UPM) nel gennaio 2026 dettagliano un'architettura scalabile multi-modulo per un computer quantistico a spin in silicio, fabbricata con tecnologia FDSOI da 22 nm. Sono state riportate misurazioni criogeniche di componenti chiave, incluso un commutatore SP8T da 0-2 GHz e un amplificatore a basso rumore (LNA) da 0,7 GHz, dimostrando la funzionalità dei blocchi di interfaccia elettronica in condizioni criogeniche reali.

L'ostacolo principale all'adozione massiva del CMOS criogenico è la dissipazione di calore nel nodo criogenico. I refrigeratori a diluizione hanno una capacità di estrazione del calore limitata, quindi qualsiasi potenza dissipata dai circuiti di controllo riduce l'efficienza del sistema e può aumentare la temperatura locale, affecting la coerenza dei qubit. I design attuali cercano di minimizzare la potenza statica e dinamica, ma ciò limita la velocità di commutazione e la complessità dei circuiti integrati.

Un'altra sfida critica è il rumore elettrico. I qubit di spin, specialmente nelle operazioni di entanglement basate sull'accoppiamento di scambio, sono sensibili al rumore elettrico. L'integrazione ravvicinata di circuiti CMOS può introdurre rumore di commutazione che degrada la fedeltà delle porte quantistiche. Le pubblicazioni recenti mostrano che, con un design accurato e una potenza di controllo adeguata, questo effetto può essere mitigato, ma richiede una caratterizzazione esaustiva di ogni nodo di fabbricazione.

La compatibilità dei materiali è anche un fattore determinante. I processi CMOS standard non sono sempre compatibili con i materiali utilizzati nella fabbricazione dei qubit, come le eterostrutture silicio-germanio o i punti quantici. L'integrazione eterogenea, che implica l'unione di chip CMOS con chip di qubit sullo stesso substrato o in moduli vicini, introduce sfide di packaging e allineamento che sono ancora in fase di sviluppo. L'uniformità e la ripetibilità di questi processi sono essenziali per passare dal prototipo di laboratorio alla produzione.

L'alternativa attuale più comune è mantenere l'elettronica di controllo a temperatura ambiente o a 4 K, collegata ai qubit tramite cavi coassiali o guide d'onda. Questo approccio è maturo e ben compreso, ma soffre di una severa limitazione di spazio: ogni qubit richiede più linee di controllo e la lunghezza di questi cavi aumenta con il numero di qubit, limitando la densità di integrazione e aumentando la latenza e il rumore.

In confronto, il CMOS criogenico offre una superiore densità di integrazione, consentendo di controllare più qubit in un'area minore. Tuttavia, questo vantaggio è controbilanciato dalla complessità di progettazione e dalla necessità di caratterizzazione criogenica. Per applicazioni su piccola scala (decine di qubit), l'elettronica a temperatura ambiente rimane più pratica ed economica. La transizione verso il CMOS criogenico è giustificata principalmente quando si cerca di scalare a migliaia o milioni di qubit, dove la densità di connessioni diventa il fattore limitante.

È importante notare che il CMOS criogenico non sostituisce completamente l'elettronica a temperatura ambiente, ma completa l'architettura. I sistemi ibridi, dove l'elettronica di alto livello (programmazione, sincronizzazione) rimane a temperatura ambiente e l'elettronica di basso livello (controllo dei qubit) opera in criogenia, sono la configurazione più probabile a breve e medio termine. Questa architettura ibrida consente di sfruttare la maturità dell'elettronica classica e la densità dell'integrazione criogenica.

L'orizzonte temporale per un'adozione industriale del CMOS criogenico nel calcolo quantistico è incerto, ma i segnali sono positivi. La transizione dai prototipi di laboratorio ai sistemi di produzione richiede di superare sfide di fabbricazione, packaging e caratterizzazione che non sono banali. Si stima che l'adozione generalizzata potrebbe verificarsi nel decennio 2030, coincidendo con lo sviluppo di sistemi quantistici tolleranti ai guasti che richiedono una scalabilità massiva.

Per validare i progressi di questa tecnologia, è essenziale osservare metriche specifiche: la densità di potenza dissipata nel nodo criogenico, la fedeltà delle porte in presenza di circuiti di controllo vicini e la ripetibilità dei processi di fabbricazione. La riduzione della potenza per qubit controllato è una metrica chiave, poiché determina la scalabilità termica del sistema. Inoltre, la capacità di fabbricare circuiti CMOS criogenici con processi standard in silicio, senza modifiche costose, è un indicatore di fattibilità economica.

In sintesi, il CMOS criogenico è una tecnologia abilitante promettente per la scalabilità del calcolo quantistico, ma si trova ancora in una fase di dimostrazione tecnica. Le prove attuali supportano la sua fattibilità fisica, ma la distanza fino a un'implementazione industriale robusta ed economica rimane significativa. I professionisti della tecnologia devono monitorare i progressi nell'integrazione eterogenea e nella gestione termica per anticipare le opportunità di investimento e sviluppo in questo campo.