CMOS criogênico: a evidência real sobre o controle de qubits em milikelvin

O CMOS criogênico refere-se à operação de circuitos integrados de óxido metálico complementar a temperaturas extremamente baixas, geralmente abaixo de 10 K e, em aplicações quânticas avançadas, na faixa de milikelvin. Esta tecnologia busca resolver um dos gargalos fundamentais da computação quântica: a densidade de conexões necessárias para controlar e ler cada qubit. Ao posicionar a eletrônica de controle perto da plataforma de qubits, reduz-se o comprimento das linhas de interconexão e minimiza-se a interferência eletromagnética externa.

Nas arquiteturas de qubits de spin em silício, a integração heterogênea de circuitos CMOS criogênicos permite realizar operações lógicas universais diretamente no nó criogênico. Esta abordagem é distinta da dos qubits supercondutores, onde a eletrônica de controle geralmente permanece à temperatura ambiente ou a 4 K, conectada por cabos coaxiais que limitam a escalabilidade. A promessa do CMOS criogênico é, portanto, uma escalabilidade física que aproveita a miniaturização do silício para gerenciar milhões de qubits em uma área compacta.

É crucial distinguir entre a operação de transistores a baixa temperatura e a integração funcional em um sistema quântico completo. Enquanto o primeiro fenômeno é bem compreendido, o segundo implica desafios adicionais de compatibilidade de materiais, gestão de calor e ruído elétrico que podem degradar a coerência dos qubits. A literatura recente mostra que essa fronteira está sendo cruzada, mas com nuances importantes que analisaremos a seguir.

Um dos marcos mais significativos recentes é a demonstração do controle de qubits de spin por meio de um chip CMOS operando em milikelvin, publicada na Nature. Este trabalho benchmarkou qubits de spin de elétrons em silício controlados por circuitos CMOS criogênicos heterogeneamente integrados, mostrando que a densidade de potência era baixa o suficiente para permitir a escalabilidade. Os resultados indicaram que o controle em milikelvin tem um impacto mínimo no desempenho das portas de um e dois qubits, validando a viabilidade técnica da integração próxima.

No meio acadêmico espanhol, o Grupo de Design Eletrônico (GDE) da Universidade de Zaragoza e o Instituto de Nanociência e Materiais de Aragão (INMA-CSIC) publicaram estudos sobre a estabilidade de resistências CMOS de polisilício em relação a ciclos térmicos até o regime criogênico profundo (4 K). Esses trabalhos confirmam a estabilidade dos componentes passivos CMOS sob múltiplos ciclos de resfriamento e aquecimento, um requisito essencial para a confiabilidade de longo prazo dos sistemas criogênicos.

Além disso, apresentações técnicas como a realizada por Alberto Gómez Saiz na Universidade Politécnica de Madri (UPM) em janeiro de 2026 detalham uma arquitetura escalonável de múltiplos módulos para um computador quântico de spins de silício, fabricada com tecnologia FDSOI de 22 nm. Foram relatadas medições criogênicas de componentes-chave, incluindo um comutador SP8T de 0-2 GHz e um amplificador de baixo ruído (LNA) de 0,7 GHz, demonstrando a funcionalidade de blocos de interface eletrônica em condições criogênicas reais.

O principal obstáculo para a adoção em massa do CMOS criogênico é a dissipação de calor no nó criogênico. Os refrigeradores de diluição têm uma capacidade limitada de extração de calor, portanto, qualquer potência dissipada pelos circuitos de controle reduz a eficiência do sistema e pode elevar a temperatura local, afetando a coerência dos qubits. Os designs atuais buscam minimizar a potência estática e dinâmica, mas isso limita a velocidade de comutação e a complexidade dos circuitos integrados.

Outro desafio crítico é o ruído elétrico. Os qubits de spin, especialmente em operações de emaranhamento baseadas em acoplamento de troca, são sensíveis ao ruído elétrico. A integração próxima de circuitos CMOS pode introduzir ruído de comutação que degrade a fidelidade das portas quânticas. Publicações recentes mostram que, com um design cuidadoso e potência de controle adequada, esse efeito pode ser mitigado, mas requer uma caracterização exaustiva de cada nó de fabricação.

A compatibilidade de materiais também é um fator determinante. Os processos CMOS padrão nem sempre são compatíveis com os materiais usados na fabricação de qubits, como as heteroestruturas de silício-germânio ou os pontos quânticos. A integração heterogênea, que envolve unir chips CMOS com chips de qubits no mesmo substrato ou em módulos próximos, introduz desafios de empacotamento e alinhamento que ainda estão em fase de desenvolvimento. A uniformidade e a repetibilidade desses processos são essenciais para passar do protótipo de laboratório para a produção.

A alternativa atual mais comum é manter a eletrônica de controle à temperatura ambiente ou a 4 K, conectada aos qubits por meio de cabos coaxiais ou guias de onda. Esta abordagem é madura e bem entendida, mas sofre de uma severa limitação de espaço: cada qubit requer múltiplas linhas de controle, e o comprimento desses cabos aumenta com o número de qubits, o que limita a densidade de integração e aumenta a latência e o ruído.

Em comparação, o CMOS criogênico oferece uma densidade de integração superior, permitindo controlar mais qubits em uma área menor. No entanto, essa vantagem é compensada pela complexidade de design e pela necessidade de caracterização criogênica. Para aplicações de pequena escala (dezenas de qubits), a eletrônica à temperatura ambiente continua sendo mais prática e econômica. A transição para o CMOS criogênico é justificada principalmente quando se busca escalar para milhares ou milhões de qubits, onde a densidade de conexões se torna o fator limitante.

É importante notar que o CMOS criogênico não substitui completamente a eletrônica à temperatura ambiente, mas complementa a arquitetura. Os sistemas híbridos, onde a eletrônica de alto nível (programação, sincronização) permanece à temperatura ambiente e a eletrônica de baixo nível (controle de qubits) opera em criogenia, são a configuração mais provável no curto e médio prazo. Esta arquitetura híbrida permite aproveitar a maturidade da eletrônica clássica e a densidade da integração criogênica.

O horizonte temporal para uma adoção industrial do CMOS criogênico em computação quântica é incerto, mas os sinais são positivos. A transição de protótipos de laboratório para sistemas de produção requer superar desafios de fabricação, empacotamento e caracterização que não são triviais. Estima-se que a adoção generalizada possa ocorrer na década de 2030, coincidindo com o desenvolvimento de sistemas quânticos tolerantes a falhas que requerem escalabilidade massiva.

Para validar o progresso desta tecnologia, é essencial observar métricas específicas: a densidade de potência dissipada no nó criogênico, a fidelidade das portas na presença de circuitos de controle próximos e a repetibilidade dos processos de fabricação. A redução da potência por qubit controlado é uma métrica-chave, pois determina a escalabilidade térmica do sistema. Da mesma forma, a capacidade de fabricar circuitos CMOS criogênicos com processos padrão de silício, sem modificações custosas, é um indicador de viabilidade econômica.

Em resumo, o CMOS criogênico é uma tecnologia habilitadora promissora para a escalabilidade da computação quântica, mas ainda se encontra em uma fase de demonstração técnica. A evidência atual apoia sua viabilidade física, mas a distância até uma implementação industrial robusta e econômica continua sendo significativa. Os profissionais de tecnologia devem monitorar os avanços em integração heterogênea e gestão térmica para antecipar oportunidades de investimento e desenvolvimento neste campo.