CMOS criogénico: la evidencia real sobre el control de qubits a milikelvin

El CMOS criogénico se refiere a la operación de circuitos integrados de óxido metálico complementario a temperaturas extremadamente bajas, generalmente por debajo de los 10 K y, en aplicaciones cuánticas avanzadas, en el rango de milikelvin. Esta tecnología busca resolver uno de los cuellos de botella fundamentales de la computación cuántica: la densidad de conexiones necesarias para controlar y leer cada qubit. Al ubicar la electrónica de control cerca de la plataforma de qubits, se reduce la longitud de las líneas de interconexión y se minimiza la interferencia electromagnética externa.

En las arquitecturas de qubits de espín en silicio, la integración heterogénea de circuitos CMOS criogénicos permite realizar operaciones lógicas universales directamente en el nodo criogénico. Esta aproximación es distinta a la de los qubits superconductores, donde la electrónica de control suele permanecer a temperatura ambiente o a 4 K, conectada mediante cables coaxiales que limitan la escalabilidad. La promesa del CMOS criogénico es, por tanto, una escalabilidad física que aprovecha la miniaturización del silicio para gestionar millones de qubits en un área compacta.

Es crucial distinguir entre la operación de transistores a baja temperatura y la integración funcional en un sistema cuántico completo. Mientras que el primer fenómeno es bien comprendido, el segundo implica desafíos adicionales de compatibilidad de materiales, gestión de calor y ruido eléctrico que pueden degradar la coherencia de los qubits. La literatura reciente muestra que esta frontera se está cruzando, pero con matices importantes que analizaremos a continuación.

Uno de los hitos más significativos recientes es la demostración de control de qubits de espín mediante un chip CMOS operando a milikelvin, publicada en Nature. Este trabajo benchmarkó qubits de espín de electrones en silicio controlados por circuitos CMOS criogénicos heterogénicamente integrados, mostrando que la densidad de potencia era lo suficientemente baja como para permitir la escalabilidad. Los resultados indicaron que el control a milikelvin tiene un impacto mínimo en el rendimiento de las puertas de uno y dos qubits, validando la viabilidad técnica de la integración cercana.

En el ámbito académico español, el Grupo de Diseño Electrónico (GDE) de la Universidad de Zaragoza y el Instituto de Nanociencia y Materiales de Aragón (INMA-CSIC) han publicado estudios sobre la estabilidad de resistencias CMOS de polisilicio frente a ciclos térmicos hasta el régimen criogénico profundo (4 K). Estos trabajos confirman la estabilidad de los componentes pasivos CMOS bajo múltiples ciclos de enfriamiento y calentamiento, un requisito esencial para la confiabilidad a largo plazo de los sistemas criogénicos.

Además, presentaciones técnicas como la realizada por Alberto Gómez Saiz en la Universidad Politécnica de Madrid (UPM) en enero de 2026 detallan una arquitectura escalable de múltiples módulos para un ordenador cuántico de espines de silicio, fabricada con tecnología FDSOI de 22 nm. Se reportaron mediciones criogénicas de componentes clave, incluyendo un conmutador SP8T de 0-2 GHz y un amplificador de bajo ruido (LNA) de 0,7 GHz, demostrando la funcionalidad de bloques de interfaz electrónica en condiciones criogénicas reales.

El principal obstáculo para la adopción masiva del CMOS criogénico es la disipación de calor en el nodo criogénico. Los refrigeradores de dilución tienen una capacidad de extracción de calor limitada, por lo que cualquier potencia disipada por los circuitos de control reduce la eficiencia del sistema y puede elevar la temperatura local, afectando a la coherencia de los qubits. Los diseños actuales buscan minimizar la potencia estática y dinámica, pero esto limita la velocidad de conmutación y la complejidad de los circuitos integrados.

Otro reto crítico es el ruido eléctrico. Los qubits de espín, especialmente en operaciones de entrelazamiento basadas en acoplamiento de intercambio, son sensibles al ruido eléctrico. La integración cercana de circuitos CMOS puede introducir ruido de conmutación que degrade la fidelidad de las puertas cuánticas. Las publicaciones recientes muestran que, con un diseño cuidadoso y una potencia de control adecuada, este efecto puede mitigarse, pero requiere una caracterización exhaustiva de cada nodo de fabricación.

La compatibilidad de materiales también es un factor determinante. Los procesos CMOS estándar no siempre son compatibles con los materiales utilizados en la fabricación de qubits, como los heteroestructuras de silicio-germanio o los puntos cuánticos. La integración heterogénea, que implica unir chips CMOS con chips de qubits en el mismo sustrato o en módulos cercanos, introduce desafíos de empaquetado y alineación que aún están en fase de desarrollo. La uniformidad y la repetibilidad de estos procesos son esenciales para pasar del prototipo de laboratorio a la producción.

La alternativa actual más común es mantener la electrónica de control a temperatura ambiente o a 4 K, conectada a los qubits mediante cables coaxiales o guías de onda. Esta aproximación es madura y bien entendida, pero sufre de una limitación de espacio severa: cada qubit requiere múltiples líneas de control, y la longitud de estos cables aumenta con el número de qubits, lo que limita la densidad de integración y aumenta la latencia y el ruido.

En comparación, el CMOS criogénico ofrece una densidad de integración superior, permitiendo controlar más qubits en un área menor. Sin embargo, esta ventaja se contrarresta con la complejidad de diseño y la necesidad de caracterización criogénica. Para aplicaciones de pequeña escala (decenas de qubits), la electrónica a temperatura ambiente sigue siendo más práctica y económica. La transición hacia el CMOS criogénico se justifica principalmente cuando se busca escalar a miles o millones de qubits, donde la densidad de conexiones se convierte en el factor limitante.

Es importante señalar que el CMOS criogénico no reemplaza por completo la electrónica a temperatura ambiente, sino que complementa la arquitectura. Los sistemas híbridos, donde la electrónica de alto nivel (programación, sincronización) permanece a temperatura ambiente y la electrónica de bajo nivel (control de qubits) opera en criogenia, son la configuración más probable a corto y medio plazo. Esta arquitectura híbrida permite aprovechar la madurez de la electrónica clásica y la densidad de la integración criogénica.

El horizonte temporal para una adopción industrial del CMOS criogénico en computación cuántica es incierto, pero las señales son positivas. La transición de prototipos de laboratorio a sistemas de producción requiere superar desafíos de fabricación, empaquetado y caracterización que no son triviales. Se estima que la adopción generalizada podría ocurrir en la década de 2030, coincidiendo con el desarrollo de sistemas cuánticos tolerantes a fallos que requieran una escalabilidad masiva.

Para validar el progreso de esta tecnología, es esencial observar métricas específicas: la densidad de potencia disipada en el nodo criogénico, la fidelidad de puertas en presencia de circuitos de control cercanos, y la repetibilidad de los procesos de fabricación. La reducción de la potencia por qubit controlado es una métrica clave, ya que determina la escalabilidad térmica del sistema. Asimismo, la capacidad de fabricar circuitos CMOS criogénicos con procesos estándar de silicio, sin modificaciones costosas, es un indicador de viabilidad económica.

En resumen, el CMOS criogénico es una tecnología habilitadora prometedora para la escalabilidad de la computación cuántica, pero aún se encuentra en una fase de demostración técnica. La evidencia actual respalda su viabilidad física, pero la distancia hasta una implementación industrial robusta y económica sigue siendo significativa. Los profesionales de la tecnología deben monitorizar los avances en integración heterogénea y gestión térmica para anticipar las oportunidades de inversión y desarrollo en este campo.